運放是作為最通用的模擬器件，廣泛用于信號變換調(diào)理、ADC采樣前端、電源電路等場合中。雖然運放外圍電路簡單，不過在使用過程中還是有很多需要注意的地方。

1、注意輸入電壓是否超限

圖1是ADI的OP07數(shù)據(jù)表中的輸入電氣特性的一部分，可以看到在電源電壓±15V的條件下，輸入電壓的范圍是±13.5V，如果輸入電壓超出范圍，那么運放就會工作不正常，出現(xiàn)一些意料不到的情況。

而有一些運放標注的不是輸入電壓范圍，而是共模輸入電壓范圍，如圖1-2是TI的TLC2272數(shù)據(jù)表的一部分，在單電源+5V的條件下，共模輸入范圍是0-3.5V。其實由于運放正常工作時，同相端和反相端輸入電壓基本是一致的（虛短虛斷），所以“輸入電壓范圍”與“共模輸入電壓范圍”都是一樣的意思。 

 

 

2、不要在運放輸出直接并接電容

在直流信號放大電路中，有時候為了降低噪聲，直接在運放輸出并接去耦電容（如圖2-1）。雖然放大的是直流信號，但是這樣做是很不安全的。當有一個階躍信號輸入或者上電瞬間，運放輸出電流會比較大，而且電容會改變環(huán)路的相位特性，導致電路自激振蕩，這是我們不愿意看到的。

正確的去耦電容應該要組成RC電路，就是在運放的輸出端先串入一個電阻，然后再并接去耦電容（如圖2-2）。這樣做可以大大削減運放輸出瞬間電流，也不會影響環(huán)路的相位特性，可以避免振蕩。

 

  

3、不要在放大電路反饋回路并接電容

如圖3-1所示，同樣是一個用于直流信號放大的電路，為了去耦，不小心把電容并接到了反饋回路，反饋信號的相位發(fā)生了改變，很容易就會發(fā)生振蕩。所以，在放大電路中，反饋回路不能加入任何影響信號相位的電路。由此延伸至穩(wěn)壓電源電路，如圖3-2，并接在反饋腳的C3是錯誤的。為了降低紋波，可以把C3與R1并聯(lián)，適當增大紋波的負反饋作用，抑制輸出紋波。

 

 

4、注意運放的輸出擺幅

任何運放都不可能是理想運放，輸出電壓都不可能達到電源電壓，一般基于MOS的運放都是軌對軌運放，在空載情況下輸出可以達到電源電壓，但是輸出都會帶一定的負載，負載越大，輸出降落越多?；?/span>三極管的運放輸出幅度的相對值更小，有的運放輸出幅度比電源電壓要小2~6V，比如NE5532。圖4-1就是TI的TLC2272在+5V供電的輸出特性，它屬于軌對軌運放，如果用該器件作為ADC采樣的前級放大（如圖4-2），單電源+5V供電，那么當輸入接近0V的時候，輸入和輸出變得非線性的了。解決的方法是引入負電源，比如在4腳加入-1V的負電源，這樣在整個輸入范圍內(nèi)，輸出與輸入都是線性的了。

 

 

5、注意反饋回路的Layout

反饋回路的元器件必須要靠近運放，而且PCB走線要盡量短，同時要盡量避開數(shù)字信號、晶振等干擾源。反饋回路的布局布線不合理，則會容易引入噪聲，嚴重會導致自激振蕩。

6、要重視電源濾波

運放的電源濾波不容忽視，電源的好壞直接影響輸出。特別是對于高速運放，電源紋波對運放輸出干擾很大，弄不好就會變成自激振蕩。所以最好的運放濾波是在運放的電源腳旁邊加一個0.1uF的去耦電容和一個幾十uF的鉭電容，或者再串接一個小電感或者磁珠，效果會更好。